电压高于 650 V 的功率 GaN 器件的广泛采用需要在横向高电子迁移率晶体管 (HEMT) 和纵向 DMOS 器件的衬底和集成工艺方面进行创新。在本文中，我们重点介绍Imec 和 Aixtron 的团队在工程 Qromis 衬底技术 (QST) 上开发 1,200 V p-GaN HEMT 。

　　QST 上的氮化镓

　　硅衬底通常用作额定电压为 650 V 或更低的市售功率 HEMT 器件中 GaN 外延层的基础。扩展电压需要更厚的外延层，考虑到 GaN 和硅之间的高热膨胀系数不匹配，这变得具有挑战性。QST 是 Qromis 开发的专有基材技术，Qromis 和Shin-Etsu Chemical均提供商用 QST 基材。高导热率 (170–230 W/mK) 聚氮化铝 (AlN) 陶瓷芯材料被多个封装层覆盖，其顶部是二氧化硅 (SiO 2)键合层和单晶 Si(111) 层，用作成核层，允许生长更厚的外延层，以支持更高的电压。Si(111) GaN 生长就绪表面可以更改为单晶 GaN、SiC 或其他 GaN 生长就绪表面。

　　CMOS 晶圆厂友好型半标准厚度 200 毫米 QST 基板(可扩展至 300 毫米)在制造工艺和成本方面与绝缘体上硅基板相似，可实现期待已久的商业高性能的制造GaN 功率器件的电压范围为 100V 至 1,800V，甚至超过击穿电压，具有高导热性和高机械强度。此外，QST 基板的聚 AlN 核心比硅和蓝宝石基板具有更好的导热性。QST的另一个重要特点是，基板是在传统CMOS晶圆厂中使用节能主流半导体工艺工具组装和制造的。

　　目前，Vanguard International Semiconductor 正在使用 200 毫米QST 衬底为其代工客户制造 650 V p-GaN(e 模式)HEMT 器件产品。

　　在 QST 上设计和制造 1,200V p-GaN HEMT

　　进行 TCAD 模拟是为了模拟器件的性能并优化器件层。使用 200 毫米 QST 基板，并使用 Aixtron G5+ C 行星反应器在其上进行外延层的 MOCVD 生长。它由 200 nm AlN 成核层、6 µm 厚的 AlN/AlGaN 超晶格缓冲层、1,000 nm C 掺杂 GaN 缓冲层以及 200 nm GaN 沟道组成。AlGaN 势垒层和镁掺杂 p-GaN 完成了 HEMT 器件的生长。使用的缓冲层总厚度为 7.5 µm。对缓冲层的测量显示，在 100 ° C 和 1,445 V ±32 V 条件下，200 毫米晶圆上的泄漏水平为 10 µA/mm 2 ，在 1,800 V 时击穿。 CMOS 兼容处理包括 SiO 2金属间介电 (IMD) 和铝金属化。IMD 厚度经过优化，可减少金属 1 和金属 2 之间金属场板边缘的电场。化学机械抛光用于平坦化，深通孔将 QST 衬底中的 Si(111) 层连接到接地源电极。栅漏间距 (L gd ) 经过优化，可产生V bd > 1,400 V的击穿电压，同时保持良好的导通电阻 (R DS(on) )。器件的有效面积为0.88mm 2。

　　设备结果

　　e-mode 器件的阈值电压为 3.2V。在 1,800V 时观察到硬击穿，表明这是由通过缓冲层的垂直泄漏引起的。在室温下测得比R DS(on)为5.8 mΩ-cm 2且开/关比为10 8 。跨晶圆均匀性良好， 150 ° C时 R DS(on)的标准偏差仅为 2.8%。脉冲模式下的动态 R DS(on)测量显示，25 ° C时色散为 15%，25 °C 时色散为 42% 100 ° C时，静态漏极应力为 1,200V。表面和缓冲层引起的捕获被认为是动态 R DS(on)增加的原因在较高的温度下。

　　进行了晶圆上初始可靠性测试。25 ° C下 1,200V 反向偏压持续 10 ks 显示漏极导通电流有所下降，但使用较长场板时性能有所改善。在 150 ° C 和 7V 栅极电压下进行的高温栅极偏置 (HTGB) 应力测试显示器件行为几乎没有变化。

　　总体而言，所制造的器件表现出低断态泄漏、良好的动态 R性能以及约 1,800 V 的高击穿电压。器件还通过了 1,200 V 的晶圆上反向偏压和 HTGB 应力测试。目前的工作为由 200mm QST 衬底实现的 1,200V GaN HEMT 器件的高产且可靠的工艺流程提供了基线。浮思特科技专注在新能源汽车、电力新能源、家用电器、触控显示等领域，为客户提供IGBT、IPM模块、单片机、电流传感器芯片等功率器件，是一家拥有核心技术的电子元器件供应商和解决方案商。