在当今迅速发展的世界中，我们总是在寻找捷径，寻找“复制粘贴”的机会，以在短时间内完成任务。尽管GaN功率晶体管相对较新，但设计的“经验法则”已经建立并证明能够满足快速上市的目标。多年来，成功设计的七个步骤逐渐形成并得到验证，并通过持续更新的文档和客户培训得到了支持。

　　本文概述了这七个步骤，并提供了应用说明的链接，以向用户和客户传达优化GaN设计所需的最新信息。

　　第一步 - 栅极驱动选择

　　驱动GaN增强型高电子迁移率晶体管(E-HEMTs)的栅极与驱动硅(Si)mosfet的栅极有很多相似之处，但也有一些有益的区别。

　　驱动GaN E-HEMTs并不会排除任何流行的硅栅极驱动器，它们只是让GaN的使用变得更加简单和高效。这意味着高电压(>600V)的准谐振和固定频率的反激式适配器、充电器及其他低功率AC/DC控制器可以用于不同的LLC和功率因数校正(PFC)配置中。

图1

　　简单的电路为使用硅控制器驱动GaN器件提供了过渡能力。对于单个GaN器件，隔离式负VGS(OFF) EZDrive®电路是一种低成本、简单的方法，可以使用12V驱动器驱动6V的GaN晶体管，适用于任何带有单极、双极或高侧/低侧驱动器的控制器或驱动器。一款新驱动器Heyday HEY1011在GaN设计中提供了显著的尺寸减少和电路板空间节省。它能够消除引导电源和隔离电源，也是市场上体积最小的隔离栅极驱动解决方案。图1展示了一个使用HEY1011与集成电源轨的评估板。

　　第二步 - 拓扑和原理图审查

　　设计师需要不断关注最新产品，因为使用可用的兼容控制器可以简化GaN设计师的工作。根据所需拓扑，例如临界导通模式(CrM)或连续导通模式(CCM)，可能已经存在合适的控制器，并且是评估工具的一部分。例如，onsemi的NCP1680 CrM模拟无桥桩(BTP)PFC控制器在图2中显示的300W GaN评估演示板中使用，取得了高效率。如图所示，在满载的最高(265V)电压下实现了99%的效率(另外，该控制器的设计还包括在轻载下更高效运行的特性)。

　　第三步 - 功率损耗计算

　　应用简单的计算可以让新手或经验丰富的GaN设计师更容易适应新技术。例如，在应用说明“使用LTSpice的GaN开关损耗仿真”(GN008)中，使用LTSpice中的半桥双脉冲测试电路作为测试平台，评估不同电气参数下的开关性能。文中将模拟的开关损耗与实验室测量进行比较，以验证过程的准确性和适用性。此外，“GaNPX®封装的热行为建模”(GN007)说明了如何使用GaN产品页面上的RC热模型，通过SPICE进行详细的热仿真。应用说明描述了如何在SPICE仿真中使用四层GaNPX封装的RC模型，并使用一个简单的升压转换器电路来验证RC热模型的功能。

　　第四步 - 布局考虑

　　由于GaN E-HEMTs的开关速度远快于Si MOSFETs，因此在印刷电路板(PCB)布局设计中需要适当的工程考虑，以最小化寄生电感问题。具体而言，寄生电感会导致更高的过冲电压、振铃/振荡和电磁兼容性(EMC)问题，这可能会导致对E-HEMTs的过度应力。

　　应用说明“与GaN EHEMTs的PCB布局考虑”(GN009)提供了使用嵌入式GaNPX封装E-HEMTs设计的PCB布局最佳工程实践的概述。为以下四种电路配置引入了布局指南：

　　单个GaN E-HEMT的隔离栅驱动电路

　　并联GaN E-HEMT的隔离栅驱动电路

　　半桥引导栅驱动电路

　　EZDrive电路

　　最佳的电路板布局结合低封装电感，使GaN E-HEMTs能够表现出最佳的开关性能。

　　第五步 - 电路测试验证

　　GaN E-HEMTs的寄生参数非常低。然而，如果不加以注意，测试设备和测量技术引入的寄生元件，尤其是在高频操作时，可能会掩盖GaN器件的参数，导致测量结果错误。

　　应用说明“高速GaN E-HEMTs的测量技术”(GN003)解释了测量技术的重要性，并在多个领域提供了示例。此外，它还讨论了用于表征硬开关开启和关闭的双脉冲开关测试，包括开关测试设置和测试结果示例。GaN系统在每个设计和每个客户支持中定期进行双脉冲测试，这是验证良好布局的最佳方法。

　　对于开关能量，描述了Eon/Eoff测量探针技术，以提高VGS、VDS和IDS的测量精度，包括GaN E-HEMTs的开关损耗分布和Eqoss测量示例。

　　第六步 - 热设计优化

　　良好的热设计对像GaN晶体管这样的功率处理器件至关重要。通过使用绝缘金属基板(IMS)而不是FR4 PCB，可以提高热能力。与FR4 PCB的热传导相比，IMS设计可减少高功率应用中的散热器体积。图3来自GN002《GaNPX®器件的热设计》，描绘了不同(不断改善的)冷却技术，包括顶部冷却。如图所示，使用高性能GaN器件(具有更低的RθJA和更低的导通电阻以及并联器件)可以实现更低的功率损耗和更高的功率操作。此外，SPICE(LTSPICE/PSPICE)和PLECS模型可以帮助系统设计师优化热和电气性能。

图3

　　新的IEC 62368-1基于危害的产品安全标准(替代IEC 60950)降低了最大接触温度要求，使传统热设计面临新的挑战。虽然通过水平散热器可以改善热传导，但垂直热传导变得至关重要。优化的热堆叠可以包括一种先进的0.2毫米热界面材料(TIM)、3毫米铜屏蔽和5毫米铜块，以实现最低的RθJA。

　　第七步 - 电磁干扰(EMI)避免

　　电力电子中的长期问题——如果在设计中没有妥善处理——就是EMI和EMC。一般而言，GaN技术由于零反向恢复而有助于减少EMI，但控制驱动参数对控制EMI至关重要。此外，推荐使用铜屏蔽以满足EMI合规性。然而，布局是最重要的减少EMI的方法，这最后一步重申了第四步中的考虑。

　　两个参考设计突出了避免EMI问题的重要电路方面。一个是65W Type-C USB电源传输(PD)准谐振(QR)充电器，解决了CISPR22导电和辐射B类合规的EMI问题。第二个参考设计是一个100W PFC QR USB PD充电器，配有两个Type-C接口，EMI能力可通过EN55032 B类测试，具有超过6dB的余量。

浮思特科技专注功率器件领域，为客户提供IGBT、IPM模块等功率器件以及MCU和触控芯片，是一家拥有核心技术的电子元器件供应商和解决方案商。