长期以来，Lattice Semiconductor一直是低功耗、低成本FPGA行业的重要参与者，最近发布了MachXO5D-NX系列。这一中档系列将低成本、低功耗与广泛的外围设备和安全功能相结合，使其适用于安全边缘设备。

　　FPGA的可编程性自身带来了独特的安全挑战和机遇。虽然现场可编程性可能成为不法分子的入口，但也使制造商有机会在部署后对安全性进行调整和更新。

　　Lattice设计了MachXO5D-NX系列先进的安全控制FPGA，配备了一套内置的硬件加密和安全功能。这使得该系列具备了固定硬件的安全性和FPGA的灵活性。通过片上Flash和硬件加密，FPGA线可以使用更少的芯片构建，从而防止了在加载时的代码捕获。

　　三芯片MachXO5D-NX系列

　　该三芯片系列具有一系列逻辑单元：

　　FMXO5-25：27000个逻辑单元

　　LFMXO5-55T：53000个逻辑单元

　　LFMXO5-100T：96000个逻辑单元

　　该系列的其他特点包括20至156个SysDSP 18x18乘法器和1.9 Mb至7.3 Mb的嵌入式RAM，形式为EBR或LRAM。此外，该系列还具有200至300个高性能、宽范围和多电压I/O。

　　乘法器和DSP单元可以实现边缘AI或其他数学密集型应用。它们配备了一系列内置的外围设备，包括MIPI D-PHY(CSI-2、DSI)、LVDS、SLVS、subLVDS、千兆以太网和PCIe(Gen1和Gen2)。芯片具有片上嵌入式Flash存储器、多重启动和用户Flash存储器(UFM)。除了片上分布式RAM、EBR和LRAM内存块外，芯片还具有用于DDR3、DDR3L和LPDDR4的高达1066 Mbps的内置接口。

　　这些芯片由Lattice Radiant设计套件和流行设计工具的综合库支持。Lattice拥有大量预先设计的软核和标准化IP模块库，可供新的FPGA系列使用。

　　信任根和其他安全功能

　　信任根(RoT)是芯片上包含加密功能密钥的安全区域。MachXO5D-NX系列成员配备了一款硬件加密引擎，支持先进的加密标准(AES)、哈希算法和真随机数发生器(TRNG)。每个成员都包括一个用于保护设备身份的独特秘密标识(USID)。

　　这些设备具备加密敏捷性，意味着它们可以在多种加密算法或方法之间切换。这些芯片支持商用国家安全算法(CNSA)，用于比特流和用户数据保护。支持的标准包括AES-256、ECDSA-384/521、SHA2-256,384/512和RSA 3072/4096。

　　将加密和解密功能集成到FPGA中是一种常见的设计特征。然而，通过在硬件硅中加入保护，不需要将FPGA结构专门用于几乎所有应用都应该具备的安全功能。

　　Lattice Nexus平台建立在低功耗28纳米全耗尽硅-绝缘体(FD-SOI)工艺上。FD-SOI通过在埋藏绝缘体上方放置超薄硅层来减少漏电流。分层结构减少了衬底体积，并消除了沟道掺杂的必要，从而创造出全耗尽晶体管。这一工艺使Lattice零件的功耗降低了75%，软错误率下降了100倍。低软错误率意味着在电气噪声和辐射环境中对单事件故障(SEU)有更高可靠性的产品。

　　除了低软错误率之外，这些芯片还具有固定硬件软错误检测(SED)电路，用于检测和修复SRAM错误。这一设计改进了以前的Lattice FPGA SED实现，并具有两层SED以提高可靠性。

浮思特科技专注功率器件领域，为客户提供IGBT、IPM模块等功率器件以及MCU和触控芯片，是一家拥有核心技术的电子元器件供应商和解决方案商。